TUGAS PENDAHULUAN MODUL 1
Percobaan 1 kondisi 12
Buatlah sebuah rangkaian lengkap yang memuat 3 gerbang NAND dengan 2, 3 input dan 4 input, kemudian gerbang NOR dengan 2 dan 4 input,kemudian 2 gerbang XOR dan 2 gerbang XNOR. Dan output akhir rangkaian keseluruhannya ditunjukkan dengan LED atau LOGIC PROBE. Dimana input awal berupa 3 saklar SPDT.
2. Rangkaian Simulasi
[Kembali]
Percobaan 1 kondisi 12
3. Video
[Kembali]
Modul 1 percobaan 1 kondisi 12
Modul 1 percobaan 1 kondisi 12
Diketahui
pada rangkaian terdapat 3 buat input saklar SPDT dengan masing-masing
kakinya logika 1 dan 0. Kemudian, terdapat 3 gerbang NAND dengan 2, 3,
dan 4 input; 2 gerbang NOR dengan 2 dan 4 input; 2 gerbang XOR dan 2 XNOR
serta logicprobe.
Diketahui bahwa
gerbang NAND menurut tabel kebenaran bahwa apabila berlogika 1 semua
input maka outputnya berlogika 0, selebihnya apabila berlogika 0 salah
satu atau semua inputnya maka berlogika 1. Berdasarkan rangkaian
tersebut, dimisalkan inputnya dari ketiga saklar tersebut adalah 0, 0,
dan 1. Kemudian, didapatkan bahwa pada gerbang NAND (U1) mendapatkan
input logika 0 dari input SW1 dan logika 0 dari input SW2. Lalu, gerbang
NAND (U2) mendapatkan 2 input logika 0 dari input SW1 dan SW2 dan 1 input
logika 1 dari SW3. Terakhir, gerbang NAND (U3) mendapatkan 3 input logika 0 dari input SW1, SW2, dan ground dan 1 input logika 1 dari input SW3. Maka, didapatkan bahwa semua output dari ketiga
gerbang NAND adalah berlogika 1.
Kemudian, output
ketiga gerbang NAND memasuki kaki input kedua gerbang NOR. Diketahui
bahwa gerbang NOR jika inputnya berlogika 0 semuanya maka berlogika 1,
sedangkan apabila berlogika 1 salah satu atau semuanya maka berlogika 0.
Dari rangkaian, didapatkan bahwa gerbang NOR (U4) memiliki kedua
inputnya berlogika 1 dari U1 dan U2. Kemudian, gerbang NOR (U5) memiliki
3 input berlogika 1 dari ketiga output gerbang NAND dan 1 input logika 0
dari ground. Maka, didapatkan bahwa kedua gerbang NOR tersebut
menghasilkan output berlogika 0.
Selanjutnya, output kedua gerbang NOR memasuki kaki input gerbang XOR. Diketahui bahwa pada gerbang XOR jika jumlah input berlogika ganjil maka menghasilkan output berlogika 1, sedangkan jika jumlah input berlogika genap maka
menghasilkan output berlogika 0. Dari rangkaian didapatkan pada gerbang
XOR memiliki kedua inputnya berlogika sama (0,0) dari output U4 dan U5
sehingga menghasilkan output berlogika 0.
Terakhir, output gerbang XOR memasuki kaki input gerbang XNOR. Diketahui bahwan XNOR kebalika dari XOR, sehingga jikajumlah input berlogika genap maka menhasilkan output berlogika 1, sedangkan jika jumlah input berlogika ganjil maka menghasilkan output berlogika 0. Dari rangkaian, gerbang XNOR memiliki kedua inputnya berlogika sama (0,0) dari output XOR dan ground, maka didapatkan output berlogika 1. Hasil output XNOR ditampilkan oleh logicprobe yaitu logika 1
5. Link Download [Kembali]
Link download rangkaian modul 1 percobaan 1 kondisi 12[disini]
Link download video modul 1 percobaan 1 kondisi 12[disini]
Link download datasheet modul 1 percobaan 1 kondisi 12[disini]
Link download HTML TP 1[disini]
Tidak ada komentar:
Posting Komentar