TUGAS PENDAHULUAN 1 MODUL 3

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Kondisi

2. Rangkaian Simulasi

3. Video

4. Prinsip Kerja

5. Tautan Unduh

1. Kondisi [Kembali]

Modul 3 percobaan 1 kondisi 10

    Buatlah rangkaian seperti gambar percobaan 1 dengan output menjadi 8 bit

 

2. Rangkaian Simulasi [Kembali]

 

 3. Video [Kembali] 

 
4. Prinsip Kerja [Kembali]

Untuk prinsip kerja rangkaian counter asyncronous 8 bit dengan 8 J-K flip-flop. Pertama arus mengalir dari vcc menuju switch SPDT berlogika 1 lalu juga mengalir pada input J-K flip-flop yang pertama, yang mana arus SPDT juga juga akan mengalir menuju input R-S pada setiap flip-flop dan input J-K setiap flip-flop berikutnya. Lalu pada input CLK akan dialiri arus dari vcc juga, dan untuk input CLK setiap flip-flop setelah flip-flop pertama dihubungkan dengan input Q atau pun Q' flip-flop sebelumnya yang menyebabkan perubahan output logic probe pada setiap putaran. Dimana untuk CLK yang terhubung dengan Q maka akan terangkai counter up dan output logic probe berubah dari nilai minimum hingga nilai maksimal(0-1) dan untuk CLK yang terhubung dengan Q' maka akan terangkai counter down dan output logic probe berubah dari nilai maksimal hingga minimum(1-0).

5. Tautan Unduhan [Kembali]

 

File html [klik disini]

File video [klik disini]
File rangkaian [klik disini]

File datasheet [klik disini]